基本情報技術者試験の過去問と解説
[TOP] [午前分野別] [午後分野別] [キーワード索引] [令和元年秋午前] [令和元年秋午後]

平成18年 秋期 基本情報技術者 午前 問21
問21   メモリインタリーブの説明

 メモリインタリーブの説明として,適切なものはどれか。

ア  CPU と主記憶間のアクセスを高速化するために,キャッシュメモリと主記憶の両方に同時にデータを書き込む。

イ  CPU と主記憶のアクセス速度の違いによるボトルネックを解消するために,高速かつ小容量のメモリを配置する。

ウ 主記憶へのアクセスを高速化するために,主記憶内部を複数のバンクに分割し,各バンクを並列にアクセスする。

エ パイプライン処理を乱す要因をなくすために,キャッシュメモリを命令用とデータ用の二つに分離する。


解答←クリックすると正解が表示されます

解説

 メモリインターリーブは、 主記憶装置を複数の区画(バンク)にわけ、各バンクを並列に動作することによって高速化することができる。 例えば、4つのバンク分けた場合、通常、主記憶装置へのアクセスは連続したアドレスを使用することが多いので 1回のアクセスでバンク 0 からバンク 3 まで4つのバンクを並列にアクセスすることが可能になる。

 アとイは、キャッシュメモリに関する記述である。


[←前の問題] [次の問題→] [問題一覧表] [分野別] [キーワード索引] [基本情報技術者試験TOP ]
©2004-2024 情報処理試験.jp |  プライバシーポリシー・著作権・リンクお問合わせ